الأجهزة المادية والآلات الافتراضية

نمطان من تصاميم وحدة المعالجة المركزية. تتصل وحدة المعالجة المركزية نفسها بالـ لوحة الأم، وهي اللوحة الرئيسية التي تربط المعالج والذاكرة وكل جزء آخر من الكمبيوتر معاً.

*تربط لوحة الأم وحدة المعالجة المركزية والذاكرة والأجزاء الأخرى معاً

CISC

تمتلك CISC (أجهزة حاسوب مجموعة التعليمات المعقدة) تعليمات عديدة، وغالبًا ما تكون معقدة (قد تقوم إحداهما بعدة عمليات وصول للذاكرة وعمليات حسابية)، ذات طول متغير، مما يجعل فك التشفير معقدًا. تقوم بمزيد من العمليات لكل تعليمة عبر الأجهزة الصلبة. أمثلة: Intel x86.

RISC

تمتلك RISC (أجهزة حاسوب مجموعة التعليمات المختزلة) مجموعة صغيرة من التعليمات البسيطة، كل منها يقوم بعملية أساسية واحدة، جميعها ذات طول ثابت (سريعة الفك). فقط التحميل والتخزين يلمسان الذاكرة؛ والباقي يكون من مسجل إلى مسجل. البرامج تكون أطول لكن كل تعليمة سريعة وتنبؤية، مما يناسب خط الأنابيب. أمثلة: ARM, RISC-V.

المفاضلة هي القيام بـ مزيد من العمل لكل تعليمة (CISC) مقابل تنفيذ كل تعليمة بسرعة أكبر وتنبؤ أفضل (RISC). تترجم رقائق Intel الحديثة تعليمات CISC داخليًا إلى عمليات فرعية أبسط تشبه RISC.

"حدد أربع مميزات لمعالج RISC." أي أربعة من: مجموعة صغيرة من التعليمات البسيطة؛ تعليمات ذات طول ثابت (كلمة واحدة)؛ معظم التعليمات تكمل في دورة ساعة واحدة؛ العديد من المسجلات متعددة الأغراض؛ فقط تعليمات التحميل والتخزين تصل للذاكرة (كل الحسابات من مسجل إلى مسجل)؛ تحكم ثابت سلكيًا (بدون كود دقيق)؛ مصمم لـ خط الأنابيب؛ يقوم المترجم بمزيد من العمل، لذا تحتوي البرامج على تعليمات أكثر وتحتاج ذاكرة أكبر. "حدد أربع مميزات لمعالج CISC." أي أربعة من: مجموعة كبيرة من التعليمات، كثير منها معقد (قد تقوم تعليمة واحدة بعدة عمليات)؛ تعليمات ذات طول متغير؛ تعليمات تستغرق عدة دورات ساعة؛ مسجلات أقل؛ تعليمات يمكنها الوصول للذاكرة مباشرة؛ تحكم برمجي دقيق؛ أقل ملاءمة لخط الأنابيب؛ برامج أقصر، مما يعني مترجمًا أبسط وذاكرة أقل. "صِف المقصود بـ RISC وCISC" (درجتان لكل منهما): اذكر الاختصار وقدم الفكرة الأساسية (تعليمات قليلة بسيطة أحادية الدورة؛ تعليمات عديدة معقدة متعددة الدورات).

التعامل مع المقاطعات في التصميمين. في معالج CISC، تُكمل التعليمة الحالية، بغض النظر عن تعقيدها، قبل معالجة المقطع؛ ثم يحفظ المعالج محتويات مسجلاته (بما فيها عداد البرنامج) على المكدس، وينتقل إلى روتين معالجة المقطع، ويعيد استعادة المسجلاته لاحقًا. في معالج RISC المزود بـ خط أنابيب، تكون عدة تعليمات في منتصف التنفيذ عند وصول المقطع، لذا يجب على المعالج إما السماح لكل تعليمة في خط الأنابيب بالت Finish، أو إلغاء (غسل) التعليمات المنفذة جزئيًا وإعادة تشغيلها بعد المقطع؛ وفي كلتا الحالتين يُفرى خط الأنابيب، يتم حفظ المسجلاته، وي被执行 روتين المعالجة. صياغة الامتحان: "يجعل خط الأنابيب التعامل مع المقاطعات أكثر تعقيدًا، لأنه يجب التعامل مع محتويات خط الأنابيب قبل يمكن معالجة المقطع".

يعالج خط الأنابيب التعليمات في مراحل متداخلة، مثل خط التجميع: الاستخراج ← فك التشفير ← التنفيذ (في وحدة الحساب والمنطق) ← الوصول للذاكرة ← الكتابة مرة أخرى. تعمل كل مرحلة على تعليمة مختلفة في نفس الوقت، لذا بمجرد امتلاء خط الأنابيب، تكتمل تعليمة واحدة لكل دورة. تجعل تعليمات RISC الثابتة الطول والبسيطة كل مرحلة تأخذ نفس الوقت. قد يتوقف خط الأنابيب بسبب خطر — خطر بيانات (تحتاج تعليمة لنتيجة غير جاهزة بعد) أو خطر تحكم (فرع يجعل العنوان التالي غير معروف).

*يتداخل خط الأنابيب مراحل ست تعليمات، لذا تكتمل واحدة كل دورة

تحافظ رقائق RISC على البيانات في العديد من المسجلات لأن الذاكرة بطيء والمسجلات سريعة؛ يخصص المترجم القيم للمسجلات بعقلانية.

"صِف استخدام خط الأنابيب في معالجات RISC" (ثلاث درجات). (1) يُقسَّم دورة الاستخراج-التنفيذ إلى مراحل (استخراج، فك تشفير، تنفيذ، وصول للذاكرة، كتابة مرة أخرى)؛ (2) توجد عدة تعليمات في خط الأنابيب في وقت واحد، كل واحدة في مرحلة مختلفة، لذا بينما تُنفذ واحدة، تُشفّر التالية ويُستخرج التي قبلها؛ (3) تبدأ تعليمة جديدة وتُكامل واحدة في كل دورة ساعة بمجرد امتلاء خط الأنابيب، مما يزيد الإنتاجية (عدد التعليمات المكتملة في الثانية)، رغم أن كل تعليمة لا تزال تأخذ نفس وقتها وحدها. تعليمات RISC الثابتة الطول وأحادية الدورة هي ما يجعل المراحل متساوية ويمكّن خط الأنابيب.

مثال محلول. يستخدم معالج خمس مراحل لتخط الأنابيب (IF, ID, OF, EX, WB). تدخل أربع تعليمات إلى خط الأنابيب واحدًا تلو الآخر. في أي دورة تكتمل التعليمة الأخيرة، وكم عدد الدورات التي ستستغرقها الأربع بدون خط أنابيب؟

التعليمات 1 تشغل IF في الدورة 1، وID في 2، وOF في 3، وEX في 4، وWB في 5؛ تبدأ التعليمات 2 بعد دورة واحدة وتنتهي في الدورة 6؛ التعليمات 3 في الدورة 7؛ التعليمات 4 في الدورة 8. بشكل عام $n$ تعليمات تستغرق $k$ مراحل، أي $n + k - 1$ دورات، وهنا $4 + 5 - 1 = 8$. بدون أنبوبية (pipelining)، تستغرق كل تعليمات الخمس دورات كاملة قبل أن تبدأ التالية: $4 \times 5 = 20$ دورات. تُملأ جدول الامتحان بكتابة مراحل كل تعليمات بشكل قطري، عمود واحد إلى يمين التعليمات السابقة.

المعالج الذي يعمل بهذه السرعة ينتج الكثير من الحرارة، لذا يوجد عليه مشتت حراري ومروحة. تباعد زعانف المعدن الحرارة وتقوم المروحة بتدويرها بعيدًا، مما يحافظ على معالج CPU باردًا بما يكفي للعمل بكفاءة.

تصنيف فاين يصنف الحواسيب بناءً على عدد تدفقات التعليمات والبيانات:

• SISD — تدفق واحد من التعليمات وتدفق واحد من البيانات (نواة واحدة تقليدية).
• SIMD — تعليمة واحدة تعمل على العديد من عناصر البيانات في وقت واحد (وحدة معالجة الرسوميات GPU، امتدادات المتجه في CPU). مثالي للصور والفيديو والمصفوفات العلمية.
• MISD — عمليات متعددة على نفس البيانات؛ نادر، mostly نظري.
• MIMD — معالجات متعددة تقوم بتشغيل تعليمات مختلفة على بيانات مختلفة (معالجات متعددة النوى، clusters). الأكثر شمولاً.

وصف المعماريات الأربعة (درجتان لكل منها). SISD: معالج واحد ينفذ تعليمة واحدة في كل مرة على عنصر بيانات واحد؛ لا يوجد توازي، وهو جهاز فون نيومان التقليدي. SIMD: تعليمة واحدة تطبق بالتزامن على العديد من عناصر البيانات، بواسطة عناصر معالجة متعددة تعمل بخطوة واحدة؛ تستخدم لمعالجة المصفوفات والرسوميات. MISD: عدة معالجات تطبق تعليمات مختلفة على نفس البيانات؛ نادر الاستخدام، مثل نظام تحمّل الأخطاء حيث يتحقق عدة معالجات من تدفق واحد. MIMD: عدة معالجات، كل منها ينفذ تعليماته الخاصة على بياناته الخاصة، بشكل مستقل؛ الحاسوب متعدد النواة والشبكة العنقودية.

بطاقة رسوميات (مع GPU الخاص بها) هي مثال حقيقي على عتاد SIMD: تحتوي على آلاف الأنوية الصغيرة التي تشغل نفس التعليمة على العديد من البكسلات أو الأرقام في وقت واحد، ولهذا السبب تكون GPUs سريعة جدًا للصور والفيديو والتعلم الآلي.

النظام التوازي الضخم يستخدم آلاف المعالجات على شبكة سريعة، كل منها له ذاكرة خاصة به (ذاكرة موزعة)، ويتبادل البيانات عبر الرسائل. هو MIMD، يتطلب برمجيات مكتوبة خصيصًا (MPI, CUDA)، ويناسب محاكاة المناخ، تدريب نماذج تعلم آلي ضخمة، وعلم الفلك. أكبر الحواسيب الفائقة هي موازية ضخمة.

"استعرض خصائص الحواسيب التوازية الضخمة (ثلاث درجات).** عدد كبير جدًا من المعالجات (آلاف)، كل منها له ذاكرته الخاصة، متصلة بـ شبكة (اتصال عالي السرعة أو ناقل) لتتمكن من تبادل الرسائل فيما بينها؛ تعمل تزامنيًا على أجزاء من نفس المشكلة، لذلك يجب كتابة المشكلة كبرنامج يمكن تقسيمه إلى أجزاء تعمل بالتوازي وتجمع نتائجها. إنه ترتيب MIMD.

تعيش المعالجات في أرفف سيرفرات شاهقة، غالبًا ما تملأ غرفة كاملة (مركز بيانات)، متصلة بأسلاك لتعمل على مشكلة كبيرة واحدة في نفس الوقت.

الآلة الافتراضية (VM) هي محاكاة برمجية لحاسوب كامل — البرمجيات الداخلية ترى CPU وذاكرة وأقراصًا تبدو حقيقية لكنها تُدار بواسطة برمجيات المضيف.

• آلة نظام تشغيل نظام تشغيل كامل. يقوم Hypervisor بإنشاء وإدارة الآلات الافتراضية، كل منها يشغل نظام تشغيل ضيف خاص به. الاستخدامات: تشغيل أنظمة تشغيل مختلفة على جهاز واحد؛ دمج الخوادم؛ العزل (sandboxing) (تشغيل برمجيات مخاطرة بمعزل); لقطات الشاشة.
• آلة عملية (لغة برمجة) تشغل برنامجًا واحدًا في بايت كود محمول — JVM (Java)، CLR (.NET)، CPython. الفوائد: قابلية النقل ("اكتب مرة واحدة، شغل في أي مكان")، فحص سلامة وقت التشغيل، وترجمة عند الحاجة لتحقيق سرعة قريبة من الأصلية. التكلفة هي طبقة إضافية والحاجة إلى تثبيت الآلة الافتراضية.

"وصف ما يُقصد بالآلة الافتراضية" (درجتان). محاكاة برمجية (تطبيق) لنظام حاسوبي يعمل على جهاز مضيف ويتصرف، بالنسبة للبرامج التي تعمل بداخله، كجهاز فيزيائي منفصل بمعالج وذاكرة وتخزين خاص به. نظام التشغيل المضيف يعمل على العتاد الفعلي، ويدير الموارد الحقيقية وينشئ ويحكم الآلات الافتراضية (من خلال Hypervisor)؛ كل نظام تشغيل ضيف يعمل داخل آلة افتراضية، ويدير التطبيقات فيها، ولا يدرك أن عتاده افتراضي.

الفوائد (اذكر اثنتين). يمكن تشغيل عدة أنظمة تشغيل مختلفة على جهاز واحد في نفس الوقت؛ يمكن اختبار البرمجيات على أنظمة عديدة دون شراء العتاد؛ يمكن محاكاة وتجربة نظام حاسوبي جديد قبل بناؤه؛ كل آلة افتراضية معزولة، لذا فإن تعطل أو فيروس في واحدة لا يؤثر على المضيف أو الأخرى؛ يمكن نسخ ونقل وحفظ النسخ الاحتياطية للآلات الافتراضية كملفات، ويمكن مشاركة الخادم بين مستخدمين متعددين، مما يقلل من تكلفة العتاد. القيود (اذكر اثنتين). ت运行 الـ VM ببطء أكثر من العتاد الحقيقي لأن كل تعليمة تمر عبر طبقة المحاكاة؛ تستهلك الـ VM الذاكرة والقوة المعالجة للمضيف، لذا يجب أن يكون المضيف قويًا؛ بعض ميزات العتاد أو الأجهزة لا يتم محاكاتها بدقة، لذا قد تتصرف البرمجيات المختبرة بشكل مختلف على الجهاز الحقيقي؛ تتطلب تراخيص لكل نظام تشغيل ضيف، وإعداد النظام يتطلب خبرة.

الجبر البولياني يبسط التعبيرات البوليانية، والتي يمكن وصفها أيضًا بـ جداول الحقيقة. الرموز: + للـ OR، · للـ AND (غالبًا تُحذف)، وخط علوي لـ NOT.

تشمل القواعد الأساسية التبادلية، التجميعية والتوزيعية (كما في الجبر العادي)، بالإضافة إلى:

• الهوية $A + 0 = A$، $A \cdot 1 = A$؛ الصفرية $A + 1 = 1$، $A \cdot 0 = 0$.
• الاندماج $A + A = A$؛ التكميل $A + \overline{A} = 1$، $A \cdot \overline{A} = 0$.
• قوانين دي مورغان: $(A + B)' = A' \cdot B'$؛ $(A \cdot B)' = A' + B'$ — نفي الكل، تبديل AND/OR، نفي كل مُعامل.
• الامتصاص: $A + AB = A$.

التبسيط يقلل عدد الحدود، لذلك يحتوي دائرة المنطق الناتجة على بوابات أقل. مثال: $Z = AB + A\overline{B} = A(B + \overline{B}) = A$.

القواعد بأسمائها (اقتبس الاسم عند كل خطوة عندما يُطلب "إظهار كل خطوات الحل").

مثال محلول. بسّط $X = \overline{\overline{(A \cdot B)} \cdot \overline{(A + B)}}$، مع إظهار كل خطوات الحل.

$X = \overline{\overline{(A \cdot B)}} + \overline{\overline{(A + B)}}$ (قانون دي مورغان على الشريط الخارجي) $= A \cdot B + A + B$ (النفي المزدوج) $= A + B$ (الامتصاص، $A + AB = A$، مطبق مع $A + B$ يمتص $AB$).

مثال محلول. بسّط $(\overline{A + B}) \cdot (\overline{A} + B)$.

$= \overline{A} \cdot \overline{B} \cdot (\overline{A} + B)$ (دي مورغان) $= \overline{A}\,\overline{B}\,\overline{A} + \overline{A}\,\overline{B}\,B$ (توزيعية) $= \overline{A}\,\overline{B} + 0$ (اندماج، تكميل) $= \overline{A}\,\overline{B}$.

مثال محلول. بسّط $Y = \overline{A}\,\overline{B}\,\overline{C} + \overline{A}\,\overline{B}\,C + A\,\overline{B}\,C$.

$= \overline{A}\,\overline{B}(\overline{C} + C) + A\,\overline{B}\,C$ (توزيعية) $= \overline{A}\,\overline{B} + A\,\overline{B}\,C$ (تكامل، هوية) $= \overline{B}(\overline{A} + AC)$ (توزيعية) $= \overline{B}(\overline{A} + C)$، باستخدام $\overline{A} + AC = (\overline{A} + A)(\overline{A} + C) = \overline{A} + C$. تطبيق دي مورغان على حد ثلاثي المدخلات يعمل بنفس الطريقة: $\overline{A + B + C} = \overline{A} \cdot \overline{B} \cdot \overline{C}$.

مجموع الضرب من جدول الحقيقة. خذ كل صف يكون فيه الناتج 1، واكتب AND لمداخله (مع وضع خط فوق المتغير إذا كان 0)، ثم اجمع الحدود بـ OR: الصف الذي يحتوي على $A = 1, B = 0, C = 1$ يعطي $A\,\overline{B}\,C$. هذا هو شكل مجموع الضرب الذي يطلبه الامتحان، وهو نقطة البداية لكل من التبسيط الجبري وخريطة كارنوف.

خريطة كارنوغ (K-map) تبسط تعبيرًا بوليانيًا عن طريق تجميع 1s المجاورة من جدول الحقيقة. تستخدم الأعمدة والصفوف ترتيب كود غراي (00، 01، 11، 10) بحيث تختلف الخلايا المجاورة في متغير واحد.

ضع 1 في كل خلية يكون فيها الخرج 1. ابحث عن مجموعات مستطيلة من 1s تكون أضلاعها قوى 2 (1، 2، 4، 8)، مع التفاف حول الحواف إذا كان ذلك يُشكّل مجموعة أكبر. كلما كانت المجموعة أكبر، كان الحد أبسط: مجموعة 2 تُزيل متغيرًا واحدًا، ومجموعة 4 تُزيل اثنين، وهكذا — المتغيرات التي تتغير داخل المجموعة تختفي. اجمع حدود المجموعات معًا للحصول على التعبير المبسط. غطِ كل 1 باستخدام أقل عدد ممكن من المجموعات الكبيرة قدر الإمكان.

مثال محلول. خريطة كارنوف لـ $A$ و $B$ تحتوي على 1s في الخلايا $\overline{A}B$ و $AB$. بسّط. الـ 1s الاثنان متجاوران - يشاركان عمود $B=1$ - لذا جمعهما كمستطيل من 2. داخل تلك المجموعة $B$ يبقى 1 طوال الوقت بينما $A$ يتغير من 0 إلى 1، وأي متغير يتغير داخل المجموعة يختفي. لذا تترك المجموعة ببساطة $X = B$. قارن ذلك بمجموع الضرب المقروء مباشرة من الجدول، $\overline{A}B + AB$: نفس الدائرة، ببابين أقل. قاعدتان تقومان بمعظم العمل - اجعل كل مجموعة أكبر ما يمكن (مجموعة من 2 تحذف متغيرًا، 4 تحذف اثنين، 8 تحذف ثلاثة)، وتذكر أن الخريطة تلتف حول حوافها، لذا الأعمدة اليسرى واليمنى متجاورة. هذا الالتفاف هو التجميع الذي يفوته معظم المرشحين.

بناء وقراءة خريطة كارنوف. عيّن الأعمدة $AB$ والصفوف $C$ (أو $CD$) وفق ترتيب كود جري 00 01 11 10، بحيث تختلف الخلايا المجاورة في متغير واحد فقط. ضع 1 في كل خلية يمثل حد صغرى موجوداً في التعبير (أو حيث تعطي صف جدول الحقيقة مخرجات 1). ثم ارسم أقل عدد ممكن من الحلقات الأكبر التي تغطي كل 1: يجب أن تكون كل حلقة مستطيلة تتكون من $1, 2, 4$ أو $8$ خلايا، ويمكن للحلقات أن تتداخل، وتنعكس عبر الحواف اليسرى-اليمينية والعليا-السفلى، كما يمكن للزوايا الأربع مجتمعة أن تشكل حلقة واحدة. لكل حلقة، اكتب المتغيرات التي تبقى ثابتة داخلها (مع خط علوي إذا كانت 0)، ثم اجمع حدود الحلقات بـ OR: وهذا هو مجموع الضرب الأمثل. لماذا نستخدمها؟ لأنها تعطي أبسط تعبير بدون استخدام الجبر، في خطوات قليلة، مع احتمال أقل للأخطاء، ونفس الخريطة مناسبة لثلاثة أو أربعة متغيرات.

مثال محلول. $Z = \overline{A}\,\overline{B}\,\overline{C} + \overline{A}\,\overline{B}\,C + \overline{A}\,B\,\overline{C} + \overline{A}\,B\,C + A\,\overline{B}\,\overline{C} + A\,\overline{B}\,C$.

على الخريطة ذات المتغيرات الثلاثة، تملأ 1s الأعمدة 00، 01 و10 في كلا الصفين. حلقة الأربع فوق الأعمدة 00 و01 تحتوي على $A = 0$ طوال الوقت و$B$، $C$ يتغيران كليهما: الحد $\overline{A}$. حلقة الأربع فوق الأعمدة 00 و10 (مع التفاف) تحتوي على $B = 0$ طوال الوقت: الحد $\overline{B}$. لذا $Z = \overline{A} + \overline{B}$، وهو ما يؤكد جبر بولي: $\overline{A}(\overline{B} + B) + \ldots = \overline{A} + \overline{B}$. حلقتان من الاثنان ستكون صحيحة أيضًا لكنها ليست مثلى؛ الحلقة كبيرة بقدر ما تسمح 1s.

مثال محلول (أربعة متغيرات). خريطة تحتوي على 1ات فقط في زواياها الأربعة: $\overline{A}\,\overline{B}\,\overline{C}\,\overline{D}$، $A\,\overline{B}\,\overline{C}\,\overline{D}$، $\overline{A}\,\overline{B}\,C\,\overline{D}$ و$A\,\overline{B}\,C\,\overline{D}$. بما أن الصف العلوي والسفلي متجاوران وكذلك الأعمدة الخارجية، فإن الزوايا تشكل حلقة واحدة من أربع خلايا؛ $B = 0$ و$D = 0$ ثابتان فيها جميعاً بينما $A$ و$C$ متغيران، لذا $Z = \overline{B}\,\overline{D}$.

النقص الناقص يجمع بين بتين فرديين $A$ و$B$، ويعطي مجموعاً $S$ وحملًا $C$:

إذن $S = A \text{ XOR } B$ و$C = A \text{ AND } B$. يتجاهل أي حمل وارد — ومن هنا كلمة "نقص".

النقص الكامل يجمع ثلاثة بتات ($A$، $B$، حمل وارد)، ويعطي مجموعاً وحملًا خارجيًا: $S = A \text{ XOR } B \text{ XOR } C_{\text{in}}$. يمكن بناؤه من نقصين ناقصين وبوابة OR. ربط النقص الكاملة (حيث يغذي حمل الخرج الحمل الوارد للتالي) يصنع ناقدًا متعدد البتات يُعرف "ناقد الارتداد".

جدول حقيقة النقص الكامل. مع الإدخالات $A$، $B$ والحمل الواورد $C_{\text{in}}$: يكون المجموع $S$ مساويًا لـ 1 عندما يكون عدد الإدخالات الذي قيمتها 1 فرديًا، ويكون الحمل الخارجي 1 عندما تكون الإدخالات التي قيمتها 1 اثنين أو أكثر.

الأسئلة الدائرية التي يطرحها الامتحان. عند إعطاء دائرة من بوابة XOR وبوابة AND تشتركان في إدخالين، أو نقصين ناقصين وبوابة OR، يعني "أكمل جدول الحقيقة (أظهر عملك)" إضافة عمود لكل مخرج لبوابة وسيطة وملء الصفوف بالترتيب؛ أما "اذكر اسم الدائرة" فهو نقص ناقص أو نقص كامل؛ و"اذكر الغرض من كل مخرج" هو المجموع للبتات والحمل للعمود التالي. مجموع الضرب للنقص الناقص: $S = \overline{A}B + A\overline{B}$، $C = AB$. سلسلة من النقص الكاملة، حيث ينقل كل منها حمله الخارجي إلى الحمل الوارد للتالي، تجمع رقمين متعددي البتات.

الفليب فلوب هو دائرة ثنائية الاستقرار — حالتان مستقرتان (0 و1) — تتذكر حالتها. يخزن بتًا واحدًا وهو العنصر الأساسي للسجلات وذاكرة SRAM.

فليب فلوب SR

فليب فلوب SR له مدخلان S (ضبط) وR (إعادة ضبط) ومخرجان Q و$\overline{Q}$. S=1,R=0 يضبط Q لتصبح 1؛ S=0,R=1 يعيد ضبطه ليصبح 0؛ S=0,R=0 يحفظ الحالة؛ S=1,R=1 غير صالح. يُبنى من بوابتي NOR متقاطعتين.

"ارسم دائرة منطقية لفليب فلوب SR وعيّن المدخلات." بوابتان NOR (أو بوابتا NAND)، يكون مخرج كل بوابة متصلًا بمدخل واحد من البوابة الأخرى؛ المدخل الحر لأحد البوابتين هو S، وللآخر R؛ والمخرجان هما $Q$ و$\overline{Q}$. الارتداد هو ما تُمنح له الدرجات: بدونه لا توجد ذاكرة. "اذر الغرض من الفليب فلوب." لتخزين بت واحد من البيانات؛ إنه عنصر الذاكرة الأساسي الذي تُبنى منه السجلات وذاكرة RAM الثابتة، ويحفظ قيمته حتى يتم تغييرها عمدًا. المدخل غير الصالح $S = R = 1$ يجعل كلا المخرجين 0، وبالتالي لم يعد $\overline{Q}$ مكملًا لـ $Q$، والحالة بعد عودة كلا المدخلين إلى 0 غير متوقعة، وهي نقطة ضعف فليب فلوب SR.

فليب فلوب JK

فليب فلوب JK يحسن على سابقه باستخدام المدخل previously-invalid 1,1 كمحول (toggle) (ينقلب المخرج). مما يجعله مثاليًا لبناء عدادات (سلسلة من الفليب فلوبات المحولة). عادةً ما يكون مُشغّلًا بالساعة — تعمل المدخلات فقط عند حافة الساعة، مما يحافظ على التزامن بين الفليب فلوبات.

الفليب فلوبات هي اللبنات الأساسية للسجلات (n بت = n فليب فلوب)، العدادات، وخلايا SRAM.

جدول صحة قفل الجك. يحدد مدخل الساعة متى يتم قراءة المدخلات J و K، لذا يتغير المخرج فقط عند نبضة الساعة: مع $J = K = 0$ يُحفظ المخرج؛ $J = 1, K = 0$ يُعيّن $Q$ إلى 1؛ $J = 0, K = 1$ يعيد تعيينه إلى 0؛ $J = K = 1$ يقلبه (يصبح Q مساويًا لـ $\overline{Q}$). الصف الأخير هو بالضبط مدخل محظور لقفل SR تم تحويله إلى مفيد، ولهذا السبب يُفضل JK: كل تركيبة إدخال صالحة، والعمل المزمن يجعله وحدة بناء العدادات وسجلات الإزاحة.

تُصنّف أسئلة التعريف بناءً على صياغة ثابتة. احفظ هذه التعريفات بدقة، وقدم إجابة واحدة فقط.

• RISC و CISC تُجاب عن طريق قوائم الميزات: بسيطة، ثابتة، دورة واحدة، مسجلات كثيرة، تحميل/تخزين، متسلسلة مقابل معقدة، متغيرة، متعددة الدورات، مسجلات أقل، وصول مباشر للذاكرة، مايكروكود. أربعة من كل نوع.
• التسلسل: مراحل، عدة تعليمات في وقت واحد، واحدة مكتملة كل دورة، إنتاجية أعلى؛ $n + k - 1$ دورات لـ $n$ تعليمات عبر $k$ مراحل؛ يجب تفريغ التسلسل عند المقاطعات.
• فئات فاين الأربعة هي "كم عدد تدفقات التعليمات" بواسطة "كم عدد تدفقات البيانات"؛ قل ما الذي يعمل على ماذا. الموازي الهائل: معالجات كثيرة، ذاكرة خاصة، شبكة، نفس المشكلة.
• الآلة الافتراضية: محاكاة حاسوب على مضيف؛ نظام تشغيل مضيف على العتاد، مستضيف فرعي يشاركه، نظام تشغيل ضيف داخله. منفعتان وقيودان، كل جملة كاملة.
• جبر بولياني: سمّ كل قانون أثناء استخدامه؛ ديمورغان يحول العامل وينفي كل حد; تحقق من جدول الصحة إذا كنت مشتكاً.
• خريطة كارنوف: ترتيب كود غري، أكبر حلقات من 1/2/4/8، التداخل مسموح، مصطلح واحد لكل حلقة مع المتغيرات غير المتغيرة. اذكر السبب: أبسط تعبير بدون جبر.
• الجمع النصف يعطي المجموع والحمل؛ الجمع الكامل يأخذ أيضاً حملاً وارداً؛ قفل SR هو بابين NOR/NAND متقاطعان ويخزن بتاً واحداً؛ مدخل JK 1,1 يقلب.

أخطاء شائعة

• تبديل قوائم ميزات RISC و CISC، أو عرض "أسرع" كميزة؛ قدم ميزات التصميم، لا الحكم.
• وصف التسلسل بأنه "تشغيل تعليمات بالتوازي على أنوية متعددة"؛ إنه مراحل من معالج واحد تتداخل.
• الخلط بين SIMD (تعليمة واحدة، بيانات متعددة) و MIMD (كلاهما متعدد)، أو وصف MISD作为常态。
• تعريف الآلة الافتراضية بأنها "نسخة من الحاسوب" دون استخدام كلمة محاكاة أو المضيف والمضيف.
• تطبيق ديمورغان على جزء فقط من تعبير تحت شريط طويل، أو إزالة الشريط دون تبديل AND بـ OR.
• حلقة مجموعة من ثلاثة، أو مجموعة غير مستطيلة في خريطة كارنوف؛ ترتيب الأعمدة 00, 01, 10, 11 بدلاً من كود غري.
• كتابة حمل الجمع النصف كـ XOR والمجموع كـ AND.
• رسم قفل SR ببابين بدون تغذية راجعة، أو إهمال الحالة غير الصالحة من جدول صحته.